{"id":168,"date":"2018-04-11T07:08:52","date_gmt":"2018-04-11T07:08:52","guid":{"rendered":"http:\/\/ferrywahyuwibowo.my.id\/?p=168"},"modified":"2018-04-11T07:08:52","modified_gmt":"2018-04-11T07:08:52","slug":"memulai-proyek-sederhana-menggunakan-fpga","status":"publish","type":"post","link":"https:\/\/ferrywahyuwibowo.my.id\/index.php\/168\/memulai-proyek-sederhana-menggunakan-fpga\/","title":{"rendered":"Memulai Proyek Sederhana Menggunakan FPGA"},"content":{"rendered":"<p>Proses desain FPGA mempunyai urutan yang hampir sama di setiap produk FPGA dengan melibatkan perangkat lunak (<em>software<\/em>):<\/p>\n<ul>\n<li>Pilih proyek yang hendak dibuat (memilih nama proyek, perangkat FPGA, bahasa deskripsi perngkat keras atau skematik atau diagram finite state, dan sebagainya)<\/li>\n<li>Tambahkan file ke proyek (deskripsi <em>hardware description language<\/em> (HDL) perangkat FPGA dan testbench untuk simulasi watak (behavior)).<\/li>\n<li>Simulasikan desain.<\/li>\n<li>Sintesis (proses dilakukan secara otomatis untuk menterjemahkan netlist dari deskripsi HDL).<\/li>\n<li>Implementasi dan akan dibuat <em>bitstream<\/em>.<\/li>\n<\/ul>\n<p>Contoh spesifik dari sebuah proyek FPGA Xilinx sederhana dilakukan pada FPGA Spartan-3E menggunakan Starter Kit FPGA Spartan-3E (starter kit tidak diperlukan untuk membuat sebuah proyek dan untuk menghasilkan <em>bitstream<\/em>, tetapi diperlukan untuk memastikan bahwa desain bekerja di perangkat keras). Langkah-langkah yang digunakan untuk mengkonfigurasi FPGA vendor lain pada dasarnya sama.<\/p>\n<p><strong>Membuat proyek<\/strong><\/p>\n<p>Dalam proyek ini menggunakan software Xilinx ISE 9.21. Pertama kali untuk membuat proyek, pilih File-&gt; Item menu New Project. Sebuah dialog akan muncul menanyakan untuk memilih nama proyek, lokasi proyek dan <em>top-level source<\/em> (pilih HDL). Pilih Next untuk setup parameter proyek awal.<\/p>\n<p>Untuk membuat desain untuk Spartan-3E Starter Kit, pilih XC3S500E dengan package FG320 sebagai perangkat keras FPGA yang digunakan. Bahasa HDL yang digunakan adalah VHDL.<\/p>\n<p><a href=\"https:\/\/ferrywahyu.files.wordpress.com\/2012\/02\/xilinx-ise.jpg\"><img loading=\"lazy\" class=\"aligncenter size-full wp-image-339\" title=\"xilinx ise\" src=\"https:\/\/ferrywahyu.files.wordpress.com\/2012\/02\/xilinx-ise.jpg?w=468&amp;h=330\" sizes=\"(max-width: 468px) 100vw, 468px\" srcset=\"https:\/\/ferrywahyu.files.wordpress.com\/2012\/02\/xilinx-ise.jpg?w=468&amp;h=330 468w, https:\/\/ferrywahyu.files.wordpress.com\/2012\/02\/xilinx-ise.jpg?w=150&amp;h=106 150w, https:\/\/ferrywahyu.files.wordpress.com\/2012\/02\/xilinx-ise.jpg?w=300&amp;h=212 300w, https:\/\/ferrywahyu.files.wordpress.com\/2012\/02\/xilinx-ise.jpg 608w\" alt=\"\" width=\"468\" height=\"330\" data-attachment-id=\"339\" data-permalink=\"https:\/\/ferrywahyu.wordpress.com\/2012\/02\/01\/tips-membuat-proyek-fpga-sederhana\/xilinx-ise\/\" data-orig-file=\"https:\/\/ferrywahyu.files.wordpress.com\/2012\/02\/xilinx-ise.jpg?w=468&amp;h=330\" data-orig-size=\"608,430\" data-comments-opened=\"1\" data-image-meta=\"{&quot;aperture&quot;:&quot;0&quot;,&quot;credit&quot;:&quot;&quot;,&quot;camera&quot;:&quot;&quot;,&quot;caption&quot;:&quot;&quot;,&quot;created_timestamp&quot;:&quot;0&quot;,&quot;copyright&quot;:&quot;&quot;,&quot;focal_length&quot;:&quot;0&quot;,&quot;iso&quot;:&quot;0&quot;,&quot;shutter_speed&quot;:&quot;0&quot;,&quot;title&quot;:&quot;&quot;}\" data-image-title=\"xilinx ise\" data-image-description=\"\" data-medium-file=\"https:\/\/ferrywahyu.files.wordpress.com\/2012\/02\/xilinx-ise.jpg?w=468&amp;h=330?w=300\" data-large-file=\"https:\/\/ferrywahyu.files.wordpress.com\/2012\/02\/xilinx-ise.jpg?w=468&amp;h=330?w=468\" \/><\/a><\/p>\n<p>Dialog selanjutnya menawarkan untuk membuat dan \/ atau menambahkan file ke proyek. Silahkan pilih sendiri atau ingin membuat dari awal.<\/p>\n<p>Sekarang, proyek siap untuk digunakan. Jendela ISE utama meliputi <em>sidebar<\/em>, yang ditempatkan di sisi kiri secara default. Bagian atas <em>sidebar<\/em> menampilkan daftar file proyek semuanya, dan bagian lainnya yang digunakan untuk file yang dipilih di bagian atas dan bawah.<\/p>\n","protected":false},"excerpt":{"rendered":"<p>Proses desain FPGA mempunyai urutan yang hampir sama di setiap produk FPGA dengan melibatkan perangkat lunak (software): Pilih proyek yang hendak dibuat (memilih nama proyek, perangkat FPGA, bahasa deskripsi perngkat keras atau skematik atau diagram finite state, dan sebagainya) Tambahkan file ke proyek (deskripsi hardware description language (HDL) perangkat FPGA dan testbench untuk simulasi watak [&hellip;]<\/p>\n","protected":false},"author":1,"featured_media":169,"comment_status":"open","ping_status":"open","sticky":false,"template":"","format":"standard","meta":[],"categories":[6],"tags":[7,13,14,15,10,8],"_links":{"self":[{"href":"https:\/\/ferrywahyuwibowo.my.id\/index.php\/wp-json\/wp\/v2\/posts\/168"}],"collection":[{"href":"https:\/\/ferrywahyuwibowo.my.id\/index.php\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/ferrywahyuwibowo.my.id\/index.php\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/ferrywahyuwibowo.my.id\/index.php\/wp-json\/wp\/v2\/users\/1"}],"replies":[{"embeddable":true,"href":"https:\/\/ferrywahyuwibowo.my.id\/index.php\/wp-json\/wp\/v2\/comments?post=168"}],"version-history":[{"count":1,"href":"https:\/\/ferrywahyuwibowo.my.id\/index.php\/wp-json\/wp\/v2\/posts\/168\/revisions"}],"predecessor-version":[{"id":170,"href":"https:\/\/ferrywahyuwibowo.my.id\/index.php\/wp-json\/wp\/v2\/posts\/168\/revisions\/170"}],"wp:featuredmedia":[{"embeddable":true,"href":"https:\/\/ferrywahyuwibowo.my.id\/index.php\/wp-json\/wp\/v2\/media\/169"}],"wp:attachment":[{"href":"https:\/\/ferrywahyuwibowo.my.id\/index.php\/wp-json\/wp\/v2\/media?parent=168"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/ferrywahyuwibowo.my.id\/index.php\/wp-json\/wp\/v2\/categories?post=168"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/ferrywahyuwibowo.my.id\/index.php\/wp-json\/wp\/v2\/tags?post=168"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}